

Preinforme

Símbolo	Parámetro	Min	Nom	Max	Unidades
V_{IH}	Nivel alto de voltaje de entrada	2			V
V_{IL}	Nivel bajo de voltaje de entrada			0.8	v
V_{OH}	Alto nivel Voltaje de salida		0.35	0.5	V
V_{OL}	Bajo nivel Voltage de salida	$V_{CC} = Min$			V
I_{in}					
I_{out}					
Retardo de propagación					

hojas de datos

74LS04

Recommended Operating Conditions					
Symbol	Parameter	Min	Nom	Max	Units
V_{CC}	Supply Voltage	4.75	5	5.25	V
V_{IH}	HIGH Level Input Voltage	2			V
V_{IL}	LOW Level Input Voltage			0.8	V
I_{OH}	HIGH Level Output Current			-0.4	mA
I_{OL}	LOW Level Output Current			8	mA
T_A	Free Air Operating Temperature	0		70	°C

Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 2)	Max	Units
V_I	Input Clamp Voltage	$V_{CC} = \text{Min}$, $I_I = -18 \text{ mA}$			-1.5	V
V_{OH}	HIGH Level Output Voltage	$V_{CC} = \text{Min}$, $I_{OH} = \text{Max}$, $V_{IL} = \text{Max}$	2.7	3.4		V
V_{OL}	LOW Level Output Voltage	$V_{CC} = \text{Min}$, $I_{OL} = \text{Max}$, $V_{IH} = \text{Min}$		0.35	0.5	V
		$I_{OL} = 4 \text{ mA}$, $V_{CC} = \text{Min}$		0.25	0.4	
I_I	Input Current @ Max Input Voltage	$V_{CC} = \text{Max}$, $V_I = 7\text{V}$			0.1	mA
I_{IH}	HIGH Level Input Current	$V_{CC} = \text{Max}$, $V_I = 2.7\text{V}$			20	μA
I_{IL}	LOW Level Input Current	$V_{CC} = \text{Max}$, $V_I = 0.4\text{V}$			-0.36	mA
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 3)	-20		-100	mA
I_{CCH}	Supply Current with Outputs HIGH	$V_{CC} = \text{Max}$		1.2	2.4	mA
I_{CCL}	Supply Current with Outputs LOW	$V_{CC} = \text{Max}$		3.6	6.6	mA

Note 2: All typicals are at $V_{CC} = 5\text{V}$, $T_A = 25^\circ\text{C}$.

Note 3: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Switching Characteristics

at $V_{CC} = 5\text{V}$ and $T_A = 25^\circ\text{C}$

Symbol	Parameter	$R_L = 2 \text{ k}\Omega$				Units
		$C_L = 15 \text{ pF}$		$C_L = 50 \text{ pF}$		
		Min	Max	Min	Max	
t_{PLH}	Propagation Delay Time LOW-to-HIGH Level Output	3	10	4	15	ns
t_{PHL}	Propagation Delay Time HIGH-to-LOW Level Output	3	10	4	15	ns

datasheet: <https://www.alldatasheet.es/datasheet-pdf/view/51022/FAIRCHILD/74LS04.html>

74LS04

■ RECOMMENDED OPERATING CONDITIONS ($V_{SS}=0\text{V}$)

PARAMETER	SYMBOL	RATINGS	UNIT
DC Supply Voltage	V_{DD}	3 ~ 15	V
Input Voltage	V_{IN}	0 ~ V_{DD}	V
Operating Temperature Range	T_A	-40 ~ +85	$^\circ\text{C}$

■ **DC ELECTRICAL CHARACTERISTICS** ($V_{SS}=0V$, $T_a=25^{\circ}C$, unless otherwise specified.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNIT
Quiescent Device Current	I_{DD}	$V_{DD}=5V$, $V_{IN}=V_{DD}$ or V_{SS} $V_{DD}=10V$, $V_{IN}=V_{DD}$ or V_{SS} $V_{DD}=15V$, $V_{IN}=V_{DD}$ or V_{SS}			1.0 2.0 4.0	μA
Low Level Output Voltage	V_{OL}	$ I_O < 1\mu A$ $V_{DD}=5V$ $V_{DD}=10V$ $V_{DD}=15V$		0 0 0	0.05 0.05 0.05	V
High Level Output Voltage	V_{OH}	$ I_O < 1\mu A$ $V_{DD}=5V$ $V_{DD}=10V$ $V_{DD}=15V$	4.95 9.95 14.95			V
Low Level Input Voltage	V_{IL}	$ I_O < 1\mu A$ $V_{DD}=5V$, $V_{OUT}=4.5V$ $V_{DD}=10V$, $V_{OUT}=9V$ $V_{DD}=15V$, $V_{OUT}=13.5V$			1.0 2.0 3.0	V
High Level Input Voltage	V_{IH}	$ I_O < 1\mu A$ $V_{DD}=5V$, $V_{OUT}=0.5V$ $V_{DD}=10V$, $V_{OUT}=1V$ $V_{DD}=15V$, $V_{OUT}=1.5V$	4.0 8.0 12.0			V
Low Level Output Current (Note 3)	I_{OL}	$V_{DD}=5V$, $V_{OUT}=0.4V$ $V_{DD}=10V$, $V_{OUT}=0.5V$ $V_{DD}=15V$, $V_{OUT}=1.5V$	0.44 1.1 3.0	0.88 2.25 8.8		mA
High Level Output Current (Note 3)	I_{OH}	$V_{DD}=5V$, $V_{OUT}=4.6V$ $V_{DD}=10V$, $V_{OUT}=9.5V$ $V_{DD}=15V$, $V_{OUT}=13.5V$	-0.44 -1.1 -3.0	-0.88 -2.25 -8.8		mA
Input Current	I_{IN}	$V_{DD}=15V$, $V_{IN}=0V$ $V_{DD}=15V$, $V_{IN}=15V$		-10^{-5} 10^{-5}	-0.30 0.30	μA

datasheet: <https://www.alldatasheet.es/datasheet-pdf/view/172773/UTC/CD4069.html>

PREINFORME LABORATORIO 1: COMPARACIÓN TTL vs CMOS

1. Objetivos

General: Analizar y comparar experimentalmente el comportamiento físico y lógico de compuertas TTL (74LS04, 74LS08, 74LS32) y CMOS (CD4069), mediante caracterización de parámetros eléctricos, respuesta temporal y consumo de potencia.

Específicos:

- Caracterizar la función de transferencia, niveles lógicos y tiempos de propagación de las compuertas NOT 74LS04 y CD4069.
- Determinar el fan-out y la respuesta en frecuencia de ambas tecnologías.
- Calcular el consumo de potencia estática y dinámica bajo condiciones controladas.
- Verificar las tablas de verdad de compuertas AND/OR con integrados y con pulsadores/relés.

2. Marco Teórico

TTL (74LS04): Familia lógica bipolar de la subfamilia LS (Low Power Schottky). Usa diodos Schottky para evitar saturación profunda de los transistores, reduciendo tiempos de conmutación. Su salida en configuración Totem-Pole le permite mayor corriente en estado bajo que en alto, lo cual condiciona su fan-out.

CMOS (CD4069): Compuerta hex inversora basada en transistores MOSFET complementarios (PMOS/NMOS). Entradas de altísima impedancia (orden de pA), consumo estático prácticamente nulo, pero requiere que ninguna entrada quede flotando (riesgo de daño por ESD).

Potencia en compuertas digitales:

- Potencia estática (P_{est}): disipada mientras la salida permanece fija, depende de la corriente de polarización (I_{CC} en TTL, I_{DD} en CMOS).
- Potencia dinámica (P_{din}): disipada durante la conmutación, depende de la frecuencia, la capacitancia de carga y el voltaje de alimentación.

3. Etapa de Diseño del Sistema

3.1 Tabla comparativa de parámetros (valores de datasheet, VCC/VDD = 5V)

Parámetro	74LS04 (TTL)	CD4069 (CMOS)	Unidad
Rango VCC/VDD	4.75 – 5.25	3 – 15	V
V_{IH} mín	2.0	4.0	V
V_{IL} máx	0.8	1.0	V

V _{OH} mín / típ	2.7 / 3.4	4.95 / 4.95	V
V _{OL} máx / típ	0.5 / 0.4	0.05 / 0.05	V
I _{IH} máx	20	< 1 (capacitiva)	μA
I _{IL} máx	-0.4	< 1 (capacitiva)	mA / μA
I _{OH} máx	-0.4	-0.51	mA
I _{OL} máx	8.0	0.51	mA
t _{PLH} típ / máx	9 / 15	50 / 90	ns
t _{PHL} típ / máx	10 / 15	50 / 90	ns
Consumo estático típ	1.2 (H) – 3.6 (L) mA	0.25 μA	—

3.2 Cálculo de potencia estática

$$P_{est} = D \cdot V_{CC} \cdot I_{CCH} + (1 - D) \cdot V_{CC} \cdot I_{CCL}$$

donde $D = T_{on} / T$ (duty cycle). Con $D = 50\%$:

- TTL: $P_{est} = 0.5(5)(1.2 \text{ mA}) + 0.5(5)(3.6 \text{ mA}) = 3 \text{ mW} + 9 \text{ mW} = \mathbf{12 \text{ mW}}$
- CMOS: $P_{est} = V_{DD} \cdot I_{DD} = 5 \text{ V} \times 0.25 \text{ μA} = \mathbf{1.25 \text{ μW}}$

(≈9600 veces menor consumo estático en CMOS que en TTL)

3.3 Cálculo de potencia dinámica

$$P_{din} = C_L \cdot V_{CC}^2 \cdot f$$

Con $C_L \approx 15 \text{ pF}$ (capacitancia de la punta de osciloscopio):

f	1 kHz	10 kHz	100 kHz	500 kHz	1 MHz
P _{din}	0.375 μW	3.75 μW	37.5 μW	187.5 μW	375 μW

Adicionalmente, durante los flancos de conmutación existe una componente de corriente de cortocircuito ("crowbar"), más relevante en CMOS:

$$P_{sw} = \frac{1}{2} \cdot V_{CC} \cdot I_{pico} \cdot (t_r + t_f) \cdot f$$

3.4 Circuitos a preparar antes del laboratorio

1. NOT TTL (74LS04): VCC=pin14, GND=pin7, entrada a generador de funciones, salida a osciloscopio, resistencia de 1Ω en serie con VCC (medir corriente), potenciómetro de 100Ω a la salida (fan-out).
2. NOT CMOS (CD4069): configuración análoga, VDD/VSS, entradas no usadas fijas (nunca flotantes).
3. AND con relés + pulsadores (contactos en serie) y OR con relés + pulsadores (contactos en paralelo).
4. AND (74LS08) y OR (74LS32) con dip-switch/pulsadores, resistencias pull-down $10k\Omega$, LED indicador con resistencia $\sim 330\Omega$.

4. Etapa de Simulación

- Función de transferencia Vout vs Vin (TTL y CMOS superpuestas) →

TTL




imagen 1. Simulación del circuito compuerta logica SN74LS04




imagen 2. Función de transferencia V_{out} vs V_{in}

- Respuesta en frecuencia a 1kHz, 10kHz, 100kHz, 500kHz y 1MHz → **"Ver Figura 2 en anexo"**
- Consumo de potencia simulado (comparar con los cálculos de la sección 3.2/3.3) → **"Ver Figura 3 en anexo"**


<i>Frecuencia</i>	<i>Periodo</i>	I_{prom} (μA)	<i>Potencia (uW)</i>
1 kHz	1 ms	740.83	124.16
10 kHz	100 μs	740.83	124.16
100 kHz	10 μs	740.83	124.16
500 kHz	2 μs	740.83	124.16
1 MHz	1 μs	740.83	124.16

la potencia estática se mantiene constante al subir la frecuencia ya que el modelo no considera la capacitancia interna del dispositivo sin embargo esta difiere al medirse en estado bajo y alto siendo de 124.16uW y de 99.28uW respectivamente.


simulación de la potencia dinámica para el TTL.

<i>Frecuencia</i>	<i>Periodo</i>	P_{din} (mW)
1 kHz	1 ms	1.01
10 kHz	100 μs	1.02
100 kHz	10 μs	1.05
500 kHz	2 μs	1.22
1 MHz	1 μs	1.37

CMOS



A continuación tenemos la función de transferencia del CMOS



- Consumo de potencia simulado (comparar con los cálculos de la sección 3.2/3.3) → "Ver Figura 3 en anexo"

Frecuencia	Periodo	Potencia (nW)
1 kHz	1 ms	308.94

10 <i>kHz</i>	100 μ s	308.94
100 <i>kHz</i>	10 μ s	308.94
500 <i>kHz</i>	2 μ s	308.94
1 <i>MHz</i>	1 μ s	308.94

Simulación de potencia dinámica del CMOS

<i>Frecuencia</i>	<i>Periodo</i>	<i>Potencia (uW)</i>
1 <i>kHz</i>	1 <i>ms</i>	330.64
10 <i>kHz</i>	100 μ s	358.96
100 <i>kHz</i>	10 μ s	373.61
500 <i>kHz</i>	2 μ s	460.96
1 <i>MHz</i>	1 μ s	593.38

- t_{PLH} , t_{PHL} , t_r , t_f obtenidos por simulación (comparar con datasheet) → **"Ver Figura 4 en anexo"**

